Test

  • Verifikation und Test
  • Test
  • Chip-Ausbeute
  • Testbarkeitsindex
  • Testqualität
  • Vollständiger Test kombinatorischer Schaltungen
  • Vollständiger Test sequentieller Schaltungen
  • Testdurchführung
  • Testmuster
  • Funktionelle Testmuster
  • Strukturelle Testmuster
  • Fehlermodelle
  • Fehlererkennung und Testmuster
  • Einstellbarkeit (Steuerbarkeit)
  • Beobachtbarkeit
  • Beispiel: Fehlererkennung
  • D-Algorithmus
  • Implikation und Entscheidung
  • Testmustergenerierung mit D-Algorithmus
  • Beispiel zum D-Algorithmus
  • Scan Test
  • Fehlersimulation
Startseite
Verifikation und Test   Verifikation Test ∙ Nach der Chipfertigung ∙ Vor der Chipfertigung ∙ Ein Verfahren, um Fertigungs- fehler zu finden. ∙ Ein Verfahren, um Entwurfs- fehler zu finden. ∙ Ziel: Trennung der fehlerhaften von den fehlerfreien Chips ∙ Ziel: Übergabe eines fehler- freies Entwurfs an die Fertigung.  ∙ Anwendung erfolgt auf alle hergestellte Chips ∙ Anwendung erfolgt auf jeweils eine Repräsentation des Entwurfs, in der Regel Netzliste oder HDL-Beschreibung. ∙ Fertigungsfehler können sein: - Fehler bei Lithografie oder der Maskenjustierung - Über- oder Unterätzen - Veränderung der Prozessparameter - Verunreinigung durch Partikel ∙ Entwurfsfehler können sein: - unvollständige oder inkonsistente Spezifikation - Logikfehler - fehlerhafte Modelle - Verletzungen der Entwurfsregeln    

Ein großer Teil des Aufwands beim Entwurf einer integrierten Schaltung beinhaltet die Analyse der Entwurfsergebnisse zur Überprüfung auf Einhatung der Spezifikation. Je früher im Entwurfsprozess ein Entwurfsfehler entdeckt wird, desto leichter lässt es sich beheben. Die Überprüfung der Entwurfsschritte zu diesem Zweck wird als Verifikation bezeichnet. Nach der Fertigung des Chips muss die Spezifikation erneut überprüft werden, um festzustellen, ob möglicherweise während des Fertigungsprozesses defekte Chips entstanden sind. Verifiziert wird, um Entwurfsfehler zu beheben. Getestet wird, um defekte Chips auszusortieren.