Verification

  • Verifikation und Test
  • Der Sandy-Bridge-Bug
  • Das Verifikationsproblem
  • Verifikationswerkzeuge
  • Verifikationsstrategie: Beispiel
Startseite
Verifikation und Test Verifikation Test • Vor der Chipfertigung • Nach der Chipfertigung • Ein Verfahren, um Entwurfs- fehler zu finden. • Ein Verfahren, um Fertigungs- fehler zu finden. • Ziel: Übergabe eines fehler- freien Entwurfs an die Fertigung. • Ziel: Trennung der fehlerhaften von den fehlerfreien Chips.   • Anwendung erfolgt auf jeweils einer Repräsentation des Entwurfs, in der Regel Netz- liste oder HDL-Beschreibung. • Anwendung erfolgt auf alle hergestellte Chips • Entwurfsfehler können sein: - unvollständige oder inkonsistente Spezifikation - Logikfehler - fehlerhafte Modelle - Verletzung der Entwurfsregeln • Fertigungsfehler können sein: - Fehler bei Lithographie oder der Maskenjustierung - Über- oder Unterätzen - Veränderung der Prozess- parameter - Verunreinigung durch Partikel

Ein großer Teil des Aufwands beim Entwurf einer integrierten Schaltung beinhaltet die Analyse der Entwurfsergebnisse zur Überprüfung auf Einhaltung der Spezifikation. Je früher im Entwurfsprozess ein Entwurfsfehler entdeckt wird, desto leichter lässt er sich beheben. Die Überprüfung der Entwurfsschritte zu diesem Zweck wird als Verifikation bezeichnet. Nach der Fertigung des Chips muss die Spezifikation erneut überprüft werden, um festzustellen, ob möglicherweise während des Fertigungsprozesses defekte Chips entstanden sind. Verifiziert wird, um Entwurfsfehler zu beheben. Getestet wird, um defekte Chips auszusortieren.