Entwurfseingabe

  • Entwurfseingabe
  • Systemebene
  • ...SystemC
  • ...SystemVerilog
  • RT-Ebene
  • ...Verilog
  • ...VHDL
  • Gatterebene
  • ...Gatternetzliste
  • ...Schematic Entry
  • Elektrische Ebene/ Strukturelle Sicht
  • ...Bauelementenetzliste
  • ...Schematic Entry
  • Elektrische Ebene/ Physikalische Sicht
  • ...CIF
  • ...GDSII
  • ...Layout Entry
Startseite
Eingabesprache Verilog ● 1984 / 1985 entwickelt von Moorby   ● 1991 von Cadence übernommen ● 1995 IEEE Standard 1364 (Update 2001) ● Verilog-A zur Beschreibung analoger Schaltungen ● Code-Beispiel: Ampelsteuerung . . . always @(LA or FG or TimeOut or current_state)begin case (current_state) HS_gruen : begin hsa = gruen; lsa = rot; nsa = rot; fga_as = rt_fg if (TimeOut==1) next_state = HS_gelb; else next_state = HS_gruen; end. . .

Verilog wurde 1984/1985 von Moorby und anderen entwickelt und 1991 von der EDA-Firma Cadence übernommen. Seit 1995 existiert der IEEE Standard 1364, der im Jahr 2001 aktualisiert wurde. Es existiert eine Spracherweiterung zu Verilog (Verilog-A) zur Beschreibung analoger Schaltungen.